职位详情
岗位职责:
1.负责模块的实现方案编写或验证方案编写；
2.负责模块的RTL代码或验证环境交付；
3.负责模块仿真过程中RTL代码或验证环境的问题定位及解决。
岗位要求:
1. 本科以上学历，电子及其他理工类专业；
2. 有数字逻辑设计/时序电路基础知识和基本技能；
3.了解SystemVerilog/UVM验证方法学、数字电路的综合和静态时序分析、具备网络通信相关知识者优先。
福利待遇
具竞争力的薪酬、股权激励、项目贡献奖、雄芯奖、年终奖、年度免费体检、五险一金（实薪基数缴纳）
公司基本信息
100-499人
电信和其他信息传输服务
微信公众号